Med framväxten av 3D-förpackningsteknologi har termen "mer än Moore" dykt upp för att återspegla att tillväxthastigheten för areakretstätheten överstiger den traditionella IC-skalningshastigheten relaterad till Moores lag. Vid designautomationskonferensen som hölls i Las Vegas i år visade många utställningar från leverantörer upp unik förpackningsteknik. Men avancerad förpackningsteknik kräver också motsvarande metodologiska processer, inklusive alla aspekter av design, implementering och (elvärme) analys. Jag hade tillfälle att diskutera processkraven för dessa förpackningslösningar med John Park, Director of Integrated Circuit Packaging and Cross Platform Solutions Product Management på Cadence.
Klassificering: SoC, SiP och Chiplet
Multi Chip Module (MCM)-teknologi har funnits i decennier och har använts i mycket specifika högpresterande dator-, kommunikations- och flygtillämpningar. De tekniska resurserna för att utveckla fysiska implementeringar är betydande, och investeringen i elektrisk analys av chipförpackningssystem är också betydande
Han sa också, "Det fanns två trender som följde. Den expanderande Moore's Law-kiselteknologin introducerade System on Chip (SoC)-arkitektur, som integrerar IP-adresser från flera källor. Samtidigt har signal- och effekt-I/O-räkningarna för dessa moduler också ökat Introduktionen av 2.5D-förpackningsteknik, med användning av interpolatorer (eller substrat), gjorde det möjligt för dessa moduler med hög pinräkning att integreras i ett komplett System Level Package (SiP), vilket ökade möjligheterna för SiP. 3D-förpackningstekniken med vertikalt staplade formar har nyligen lanserats, vilket ställer särskilda krav på EDA-processen, från begränsad tillgång till teststift till olika krav på termisk modellering